Entwicklung und Implementierung eines Signalgenerators auf einem FPGA (eBook)

Marco Niesen (Autor)

eBook Download: PDF

2019 | 1. Auflage
44 Seiten
GRIN Verlag
978-3-668-97533-0 (ISBN)

Infos

Bachelorarbeit aus dem Jahr 2010 im Fachbereich Informatik - Technische Informatik, Note: 1,0, Universität der Bundeswehr München, Neubiberg (Elektrotechnik und Technische Informatik (ETTI)), Sprache: Deutsch, Abstract: Ziel dieser Arbeit soll ein einfacher Signalgenerator sein, dessen Algorithmen zur digitalen Synthese auf einem FPGA realisiert sind. Durch einen ausgangsseitig angeschlossenen DAC (Digital-Analog-Converter) wird das ausgegebene Signal in eine analoge Form umgewandelt und ausgegeben. Ein nachgeschalteter Tiefpassfilter soll dabei unerwünschte Störsignale unterdrücken. DAC, Filter und Anschlussbuchse für den Signalabgriff sollen auf einer Platine untergebracht werden, die auf das vorhandene Evaluation-Board des FPGA aufgesteckt werden kann. Wünschenswerte Funktionen des Signalgenerators: • Frequenzdarstellung über Sieben-Segment-Anzeige oder LCD • über Taster einstellbare Frequenz (0 Hz - 1 MHz) • verschiedene Signalformen (Sinus, Rechteck, Dreieck, Sägezahn) • veränderbarer Tastgrad (10% - 90%) Da der Hauptbestandteil dieser Arbeit die digitale Synthese der Signale im FPGA ist, können die Funktionen zur Einstellung der Amplitude und des DC-Offset nicht realisiert werden. Diese sind Bestandteil des analogen Teils und werden in einer folgenden Arbeit behandelt.

Inhalt

Inhaltsverzeichnis

1. Einführung
1.1 Allgemeine Grundlagen Signalgeneratoren
1.2 Kommerzielle Signalgeneratoren
1.3 Wichtige Qualitätsmerkmale
1.4 Grundlagen Signalerzeugung
1.4.1 Analoge Signalerzeugung
1.4.2 Digitale Signalerzeugung mittels DDS (Direct Digital Synthesis)
1.5 Beschreibung des Entwicklungssystems Altera DE2

2. Bedienung
2.1 Technische Daten
2.2 Beschreibung der Bedienelemente
2.3 Menüführung

3. Aufbau
3.1 D/A-Wandlerboard
3.2 VHDL-Komponenten
3.2.1 Baugruppe DDS
3.2.2 Baugruppen DDS-Display 1 bis 3
3.2.3 Baugruppe DDS-Control
3.2.4 Baugruppe DDS-Frequency Converter
3.2.5 Baugruppen DDS-Frequency Divider und DDS-Duty Cycle Divider

4. Test
4.1 Benötigte Testroutinen / -signale
4.1.1 mnu_up.vwf / mnu_down.vwf
4.1.2 mnu_up_hold.vwf / mnu_down_hold.vwf
4.1.3 freq_1khz.vwf
4.1.4 change_freq.vwf
4.1.5 change_duty.vwf
4.1.6 Weitere Test-Dateien
4.2 Messungen

5. Durchführen von Änderungen
5.1 Änderung der DAC-Wortbreite
5.2 Änderung der Systemtaktfrequenz
5.3 Änderung / Erweiterung der gespeicherten Signale
5.3.1 Verwendung des Hilfsprogramms LookupTableGenerator

6. Fazit

Anhang
Literaturverzeichnis

Produkt-Details

• Erscheint lt. Verlag: 8.7.2019
• Verlagsort: München
• Sprache: deutsch
• Themenwelt: Mathematik / Informatik ► Informatik
• Schlagworte: Altera • DAC • D/A-Wandler • DDS • FPGA • Funktionsgenerator • Modulation • quartus • Signalerzeugung • Signalgenerator • VHDL
• ISBN-10: 3-668-97533-7 / 3668975337
• ISBN-13: 978-3-668-97533-0 / 9783668975330