Conception fondamentale optimisée de l'algorithme AES en FPGA

Hrushikesh Deshpande, Kailash Karande (Autoren)

Buch | Softcover

72 Seiten

2024
Editions Notre Savoir (Verlag)
9786208393052 (ISBN)

Titel nicht im Sortiment

Artikel merken

Ce livre se concentre principalement sur la recherche dans le domaine récent de l'algorithme de sécurité des réseaux et sa conception optimisée dans le domaine de l'optimisation de l'espace. Ce livre est destiné à un large éventail de lecteurs qui bénéficieront d'une compréhension de l'algorithme AES et de son processus global associé à l'implémentation du logiciel VHDL sur le dispositif FPGA de Xilinx. Il s'agit notamment des étudiants et des professionnels dans le domaine du traitement et de la communication des données, des concepteurs et des implémenteurs, ainsi que des clients et des responsables de la communication des données et des réseaux. Ce livre est conçu pour être autonome et s'adresse aux lecteurs ayant peu ou pas d'expérience en matière d'algorithmes cryptographiques.

Le professeur H.S. Deshpande travaille comme professeur adjoint au collège d'ingénierie S.K.N. Sinhgad et a terminé son ME (ingénierie électronique) avec un projet basé sur l'implémentation optimisée de l'algorithme de sécurité du réseau dans le FPGA. L'optimisation s'est faite au niveau de la surface en réduisant le nombre de tranches grâce à l'utilisation préférentielle de la structure RAM statique dans les CLB du FPGA.

Erscheinungsdatum	21.12.2024
Sprache	französisch
Maße	152 x 229 mm
Gewicht	118 g
Themenwelt	Mathematik / Informatik ► Informatik ► Netzwerke
Schlagworte	AES (Advanced Encryption Standard) • ATM (Asynchronous Transfer Mode) • FIPS (Federal Information Processing Standards) • FPGA (Field Programmable Gate Array) • TCP (Transmission Control Protocol)
ISBN-13	9786208393052 / 9786208393052
Zustand	Neuware