Einen Neuen Algorithmus Zur Staukontrolle
Seiten
2021
Verlag Unser Wissen
978-620-3-13226-7 (ISBN)
Verlag Unser Wissen
978-620-3-13226-7 (ISBN)
- Keine Verlagsinformationen verfügbar
- Artikel merken
Es wurde ein neuer Algorithmus zur Staukontrolle vorgeschlagen, um Staus auf Broadcast-basierten Multiprozessor-Architekturen mit mehreren Eingabewarteschlangen zu verhindern. Vor und nach der Anwendung des Algorithmus wurden Leistungsmaße wie die durchschnittliche Eingabewartezeit, die durchschnittliche Antwortzeit im Netzwerk und die durchschnittliche Prozessorauslastung erhoben. Für das Client-Server-Verkehrsmodell ist der vorgeschlagene Algorithmus in der Lage, die durchschnittliche Eingabewartezeit bei 4 Threads um 13,99% bis 20,39% und bei 8 Threads um 18,11% bis 29,47% zu verringern, die durchschnittliche Netzwerkantwortzeit bei 4 Threads um 8,76% bis 20,36% und bei 8 Threads um 8,63% bis 23,05% zu senken und die durchschnittliche Prozessorauslastung bei 4 Threads um 1,92% bis 6,63% und bei 8 Threads um 2,5% bis 13,10% zu erhöhen. Für das Verkehrsmodell Asynchronous Message Passing ist der vorgeschlagene Algorithmus in der Lage, die durchschnittliche Eingabewartezeit um 9,22% bis 17,07% bei 4 Threads und 11,04% bis 20,22% bei 8 Threads zu verringern, die durchschnittliche Netzwerkantwortzeit um 27,33% bis 40,82% bei 4 Threads und 40,75% bis 47,80% bei 8 Threads zu verringern und die durchschnittliche Prozessorauslastung um 3,22% bis 5,88% bei 4 Threads und 1,62% bis 6,21% bei 8 Threads zu erhöhen.
ACI, ÇigdemÇigdem ACI erhielt ihren M.Sc. in Computer Engineering von der Cukurova Universität, Adana, Türkei. Derzeit ist sie Doktorandin und Forschungsassistentin am Institut für Technische Informatik der Cukurova-Universität, Adana, Türkei. Ihre Forschungsinteressen sind Parallelcomputer und Multiprozessorarchitekturen.
| Erscheinungsdatum | 12.09.2021 |
|---|---|
| Sprache | deutsch |
| Maße | 152 x 229 mm |
| Gewicht | 114 g |
| Themenwelt | Mathematik / Informatik ► Informatik ► Netzwerke |
| Schlagworte | Multiprozessor-Architekturen • Optische Verbindungen • Simulation • Staukontrolle |
| ISBN-10 | 620-3-13226-8 / 6203132268 |
| ISBN-13 | 978-620-3-13226-7 / 9786203132267 |
| Zustand | Neuware |
| Informationen gemäß Produktsicherheitsverordnung (GPSR) | |
| Haben Sie eine Frage zum Produkt? |
Mehr entdecken
aus dem Bereich
aus dem Bereich
das umfassende Buch zum Nachschlagen
Buch | Softcover (2025)
Markt + Technik (Verlag)
CHF 27,90
Praktische Übungen für die Vorlesungen und Praktika
Buch (2025)
Hanser (Verlag)
CHF 83,95