Für diesen Artikel ist leider kein Bild verfügbar.

Eine leistungsstarke Universal-Gate-Implementierung mit geringem Stromverbrauch

Geetanjali Sharma (Autor)

Buch | Softcover

68 Seiten

2022
Verlag Unser Wissen
978-620-4-99598-4 (ISBN)

Titel nicht im Sortiment

Artikel merken

Wurde eine neue Technik zur Leistungsreduzierung namens Voltage Scaling Stacked Transistor (VS-STACK) vorgestellt. Die vorgeschlagene Technik wurde mit einigen der bestehenden Techniken zur Leistungsreduzierung verglichen. Das Ergebnis zeigt eine kolossale Reduzierung des Stromverbrauchs für das NOR-Gatter mit 2 Eingängen. Die Leistungsaufnahme wird um 20% bis 90% reduziert. Außerdem gibt es eine enorme Verbesserung des Leistungsverzögerungsprodukts. Daher kann diese Technik für Hochgeschwindigkeitsschaltungen verwendet werden. Die Schaltung arbeitet im Unterschwellenbereich, der für Anwendungen geeignet ist, die einen extrem niedrigen Stromverbrauch erfordern.

Geetanjali Sharma verfügt über 12 Jahre Lehr- und Forschungserfahrung auf dem Gebiet der Elektronik und Kommunikation sowie des VLSI-Designs. Sie hat mehrere Veröffentlichungen in internationalen Fachzeitschriften und Konferenzen im Bereich VLSI-Design.

Erscheinungsdatum	13.05.2023
Sprache	deutsch
Maße	150 x 220 mm
Gewicht	119 g
Themenwelt	Informatik ► Weitere Themen ► Hardware
Schlagworte	CMOS-Design • digitales vlsi • geringer Stromverbrauch • Hohe Leistung • Simulation • Universelle Gatter
ISBN-10	620-4-99598-7 / 6204995987
ISBN-13	978-620-4-99598-4 / 9786204995984
Zustand	Neuware