Implémentation d'une porte universelle haute performance à faible consommation

Geetanjali Sharma (Autor)

Buch | Softcover

64 Seiten

2022
Editions Notre Savoir (Verlag)
978-620-4-99603-5 (ISBN)

Infos

Une nouvelle technique de réduction de la puissance appelée Voltage Scaling Stacked Transistor (VS-STACK) a été présentée. La technique proposée a été comparée à certaines des techniques de réduction de puissance existantes. Le résultat montre une réduction colossale de la consommation d'énergie pour la porte NOR à 2 entrées. La consommation d'énergie est réduite de 20 à 90%. De plus, il y a une amélioration considérable du produit retard puissance. Cette technique peut donc être utilisée pour des circuits à haute vitesse. Le circuit fonctionne dans la région du sous-seuil, ce qui convient aux applications qui nécessitent une consommation d'énergie extrêmement faible.

Autor

Geetanjali Sharma a 12 ans d'expérience dans l'enseignement et la recherche dans le domaine de l'électronique et de la communication et de la conception VLSI. Elle a publié plusieurs articles dans des revues et conférences internationales dans le domaine de la conception VLSI.

Produkt-Details

• Erscheinungsdatum: 13.05.2023
• Sprache: französisch
• Maße: 150 x 220 mm
• Gewicht: 113 g
• Themenwelt: Informatik ► Weitere Themen ► Hardware
• Schlagworte: conception CMOS • faible consommation • hautes performances • Portes universelles • vlsi numérique
• ISBN-10: 620-4-99603-7 / 6204996037
• ISBN-13: 978-620-4-99603-5 / 9786204996035
• Zustand: Neuware