

# Inhaltsverzeichnis

<b>Historischer Überblick</b> .....	<b>1</b>
<b>Zahldarstellungen</b> .....	<b>2</b>
<b>1 Boolesche Algebra</b> .....	<b>5</b>
1.1 Boolesche Funktionen .....	5
1.2 Normalformen und Termumformungen .....	9
1.3 Das Karnaugh-Diagramm .....	11
1.4 Veranschaulichung der Schaltalgebra .....	14
<b>2 Flipflops</b> .....	<b>17</b>
2.1 Ungetaktete Flipflops .....	17
2.1.1 Ungetaktete RS-Flipflops .....	17
2.1.2 Getaktete statische Flipflops .....	19
2.1.2.1 Einzustandsgesteuerte RS-Flipflops .....	20
2.1.2.2 Einzustandsgesteuerte D-Flipflops .....	21
2.1.2.3 Zweizustandsgesteuerte Master-Slave-Flipflops .....	21
2.2 Dynamische Flipflops .....	24
2.2.1 Einflankengesteuerte Flipflops .....	25
2.3 Zweiflankengesteuerte Flipflops .....	28
2.4 Systematik der Flipflop-Typen .....	29
2.5 Realisierung von dynamischen Eingängen in integrierten Flipflops .....	29
<b>3 Zähler</b> .....	<b>34</b>
3.1 Asynchron-Zähler .....	34
3.2 Synchron-Zähler .....	36
3.3 Vorwärts- Rückwärtszähler .....	37
3.4 BCD-Zähler .....	38
3.5 Programmierbare Zähler .....	39
<b>4 Schieberegister</b> .....	<b>43</b>
<b>5 Multiplexer</b> .....	<b>46</b>
<b>6 Open Collector- und Tristate-Ausgänge</b> .....	<b>48</b>

<b>7</b>	<b>Codierschaltungen</b>	<b>51</b>
7.1	Dezimal- zu BCD-Codierer	51
7.2	1-aus-10-Codierer	53
7.3	7-Segment-Codierer	56
<b>8</b>	<b>Speicher</b>	<b>59</b>
<b>9</b>	<b>Prinzipieller Aufbau des Mikroprozessors</b>	<b>62</b>
9.1	Parallele, serielle Signalverarbeitung	62
9.2	Logikeinheit	63
9.3	Ablaufsteuerung	63
9.4	3-, 2-, 1-Adreß-Maschine	63
9.5	Programm, Programmspeicher, Programmzähler	65
9.6	Status	66
9.7	Befehlsdecoder	67
9.8	Befehlszyklus	67
9.9	Stack	68
9.10	Arithmetisch-logische Einheit, ALU	68
9.11	Busstruktur	69
9.12	Begriffsbildung	71
<b>10</b>	<b>Der Modell-Prozessor</b>	<b>72</b>
10.1	Die arithmetisch-logische Einheit, ALU	72
10.1.1	Arithmetikeinheit	72
10.1.2	Logikeinheit	81
10.1.3	Der Akkumulator	85
10.1.4	Abspeicherung der Statusbits	89
10.1.5	Das Steuerwerk	94
10.1.6	Programmzähler, Befehls-, Adreßregister	96
10.1.7	Befehlsregister	100
<b>11</b>	<b>Peripherie des Prozessors</b>	<b>101</b>
11.1	Bussystem	101
11.2	Arbeitsspeicher	101
11.3	Bedienungseinheit	103
11.4	Programmbeispiel	105
11.5	I/O-Port	112
11.6	DMA-Controler	121

<b>12 Analog-Digital-Wandler</b>	<b>125</b>
12.1 Digital-Analog-Wandler	126
12.1.1 Das R/2R-Netzwerk	127
12.1.2 Der D/A-Wandlerbaustein	129
12.2 Analog-Digital-Wandler nach dem Zählverfahren	132
12.3 Analog-Digital-Wandler nach dem "Wägeverfahren"	138
12.4 Versuche in Verbindung mit dem Modell-Mikroprozessor	141
12.4.1 Modell-Prozessor und Digital-Analog-Wandlerbaustein	141
12.4.2 Modell-Prozessor und Analog-Digital-Wandler	143
<b>13 Schaltungstechnische Realisierung</b>	<b>150</b>
13.1 Der D/A-Wandlerbaustein	150
13.2 Der zählende Analog-Digital-Wandler	151
13.3 Wandler nach dem "Wägeverfahren"	151
<b>Anhang</b>	<b>158</b>
<b>Sachwortverzeichnis</b>	<b>178</b>